台积电发布产品规划蓝图，预计2030年迈入1nm时代

  台积电日前在2023年IEEE国际电子元件会议上，发布进军至1nm制程的产品规划蓝图。预计到2030年，在3D封装内提供超过1兆个晶体管，且公司正在开发在单体式(monolithic)架构包含2000亿个晶体管的芯片。

  为了实现这一目标，该公司重申正在致力于发展2nm级N2和N2P生产节点、1.4nm级A14和1nm级A10制造工艺，预计将于2030年完成。

  根据规划，台积电将并行推动3D封装和单芯片封装的技术路径的发展。预计在2025年，台积电将完成N2和N2P节点，使得采用3D封装的芯片晶体管数量超过5000亿个，而采用传统封装技术的芯片晶体管数量超过1000亿个。

  然后，台积电计划在2027年达到A14节点，并在2030年达到A10节点，即1nm制程芯片。届时，采用台积电3D封装技术的芯片晶体管数量将超过1万亿个，而采用传统封装技术的芯片晶体管数量将超过2000亿个。

  与此同时，有消息称台积电2纳米先进制程研发顺利，有望推进2025年量产目标，台积电研发组织12月加发特别贡献奖金，慰劳研发人员。